Jaan Raik
Jaan Raik (sündinud 9. jaanuaril 1972 Tallinnas) on eesti arvutiteadlane.[1]
Elulugu muuda
Jaan Raik on arvutiteadlase-matemaatiku Ernst Raiki poeg.[1]
Raik lõpetas 1990. aastal Tallinna 44. Keskkooli ja 1995. aastal Tallinna Tehnikaülikooli automaatikateaduskonna. 1997. aastal kaitses ta samas tehnikamagistri kraadi väitekirjaga "Hierarchical Test Generation Based on Alternative Graph Models" ning 2001. aastal tehnikadoktori kraadi väitekirjaga "Hierarchical Test generation for Digital Circuits Represented by Decision Diagrams". Ta on täiendanud end Saksamaa, Prantsusmaa ja USA ülikoolides. 1995–98 töötas ta TTÜs arvutitehnika instituudi assistendina, 1998–2002 teadurina, 2002. aastast vanemteadurina, 2012. aastast professorina ja 2017. aastast tenuuriprofessorina.[1]
Teadustöö muuda
Jaan Raiki peamised uurimisvaldkonnad on kõrgtaseme testigenereerimine, dünaamiline verifitseerimine, testide hulga minimeerimine, diagnostika aktseleraatorid, defektorienteeritud test, süsteemide modelleerimine otsustusdiagrammide abil, digitaalsüsteemide diagnostika teooria ja testisünteesi analüüsi algoritmide loomine. Raik on teaduskonverentside Design Automation and Test in Europe, European Test Symposium ja European Dependable Computing Conference programmikomiteede liige ning IEEE Computer Society, IEE ja Katsetehnika Tehnilise Nõukogu (Test Technology Technical Council) liige, Nordic Test Forumi liige. Ta on avaldanud üle 340 teadustrükise.[1]
Tunnustus muuda
2001. aastal pälvis Jaan Raik Šveitsis tegutseva Gebert Rüfi Fondi teaduspreemia ja 2004. aastal TTÜ Arengufondi Boris Tamme nimelise järeldoktori stipendiumi.[1] 2004. aastal pälvis Jaan Raik vabariigi presidendi kultuurirahastu noore teadlase preemia ning 2007. aastal Eesti Teaduste Akadeemialt Bernhard Schmidti nimelise preemia. 2016. aastal otsustas president Toomas Hendrik Ilves anda Jaan Raikile Valgetähe IV klassi teenetemärgi[2].
Viited muuda
Teoseid muuda
- Exploiting High-Level Descriptions for Circuits Fault Tolerance Assessments (kaasautor). // IEEE International Symp. Defect and Fault Tolerance in VLSI Systems. Paris, October 20–22, 1997
- Sequential Circuit Test Generation Using Decision Diagram Models Proc. DATE Conf. (kaasautor R. Ubar). // Munich, Germany, March 9–12, 1999
- Test Pattern Generation for Sequential Circuits Using Decision Diagram Representations (kaasautor R. Ubar). // J. Electronic Testing: Theory and Applications, Kluwer Acad. Publishers 16 (2000) 3
- Testing Strategies for Networks on Chip (kaasautor R. Ubar). // Networks on Chip. Kluwer Acad. Publishers, 2003
- DOT: New Deterministic Defect-Oriented ATPG Tool (kaasautor. // Proc. IEEE European Test Symp., IEEE Computer Society, Los Alamitos, USA, May 22–25, 2005
- Efficient Single-Pattern Fault Simulation on Structurally Synthesized BDDs (kaasautor). // Springer Lecture Notes in Computer Science, Proc. 5th European Dependable Computing Conf, Springer, 2005.
Kirjandus muuda
- Eesti teaduse biograafiline leksikon. 3. köide: N–Sap TTEÜ, avaldatud elektrooniliselt 2013
Välislingid muuda
Jaan Raik Eesti Teadusinfosüsteemis 
Käesolevas artiklis on kasutatud "Eesti teaduse biograafilise leksikoni" materjale.