Erinevus lehekülje "Esisiin" redaktsioonide vahel

Lisatud 435 baiti ,  3 aasta eest
resümee puudub
Esisiinid ühendavad protsessori ja kogu ülejäänud riistvara tavaliselt [[Kiibistik|kiibistikkude]] abil, mida Intel implementeeris [[Põhjasild|põhjasilla]] ja [[Lõunasild|lõunasillana]]. Teised siinid nagu [[PCI siin|PCI]], [[Kiirendatud graafikaport|Kiirendatud Graafikaport]]<nowiki/>üja mälusiinid ühenduvad samuti antud kiibistukkudesse, et andmeid erinevate komponentide vahel edastada. Need teisejärgulised siinid jooksevad tavaliselt esisiini [[Taktsagedus|taktsagedusel]], kuid ei pruugi olla sellega [[Sünkroonsus|sünkroniseeritud]].
 
Vastuseks AMD [[Torrenza]] algatusele, avas Intel protsessorite pesa esisiinid kolmanda osapoolte seadmetele.<ref>{{cite news |title= Intel opens up its front side bus to the world+dog: IDF Spring 007 Xilinx heralds the bombshell |url= http://www.theinquirer.net/inquirer/news/1044635/intel-bus-world-dog |author= Charlie Demerjian |date= 17. aprill 2007 |work= The Inquirer |accessdate= 1. mai 2016 }}</ref> Eelnevalt sellelel teadandele hoidis Intel hoolikalt silma peal sellel, kellele anda ligipääs esisiinile, lubades ainult Inteli protsessoreid keksprotsessori pesasse. Antud algatuse tulemusena tulid välja FPGA protsessorid, Intel-[http://www.xilinx.com/ Xilinx]-[http://www.nallatech.com/ Nallatech] ja Intel-[https://www.altera.com/ Altera]-[https://www.xtremedata.com/ XtremeData] partnerlusest, mis väljastati 2008. aastal.
 
== Välislingid ==
27

muudatust